半导体行业长期以来的当务之急 — 摩尔定律 — 该定律规定芯片上的晶体管密度应大约每两年翻一番 — 变得越来越难以维持。缩小晶体管的能力以及它们之间的互连正在遇到一些基本的物理限制。特别是，当铜互连按比例缩小时，它们的电阻率会飙升，这会降低它们可以携带的信息量并增加它们的能量消耗。

该行业一直在寻找替代互连材料，以将摩尔定律的进程延长一段时间。石墨烯在许多方面都是一个非常有吸引力的选择：薄薄的碳材料具有出色的导电性和导热性，并且比金刚石更坚固。

然而，研究人员一直在努力将石墨烯纳入主流计算应用，主要有两个原因。首先，沉积石墨烯需要高温，这与传统的 CMOS 制造不兼容。其次，未掺杂的宏观石墨烯片的电荷载流子密度相对较低。

现在，总部位于加利福尼亚州米尔皮塔斯的初创公司 Destination 2D 声称已经解决了这两个问题。Destination 2D 的团队展示了一种在 300 °C 下将石墨烯互连沉积到芯片上的技术，这种技术仍然足够凉爽，可以通过传统的 CMOS 技术来完成。据 Destination 2D 的联合创始人兼首席技术官 Kaustav Banerjee 称，他们还开发了一种掺杂石墨烯片的方法，该方法的电流密度是铜的 100 倍。

“人们一直在尝试将石墨烯用于各种应用，但在主流微电子领域，本质上是 CMOS 技术，到目前为止，人们还无法使用它，”Banerjee 说。

Destination 2D 并不是唯一一家追求石墨烯互连的公司。台积电和三星也在努力使这项技术得到普及。然而，Banerjee 声称，Destination 2D 是唯一一家直接在晶体管芯片顶部展示石墨烯沉积的公司，而不是单独生长互连并在事后将它们连接到芯片上。

低温沉积石墨烯

石墨烯于 2004 年首次被分离出来，当时研究人员用胶带将石墨烯片从石墨块上拉下来分离。这种材料被认为非常有前途，以至于这一壮举在 2010 年获得了诺贝尔奖。（诺贝尔奖共同获得者 Konstantin Novoselov 现在是 Destination 2D 的首席科学家）。

Startup Destination 2D 开发了一种兼容 CMOS 的工具，能够在晶圆级沉积石墨烯互连。目标 2D

然而，使用胶带小心地从笔尖上撕下石墨烯并不完全是一种可扩展的生产方法。为了可靠地创建石墨烯结构，研究人员转向了化学气相沉积，其中碳气体沉积在加热的基板上。这通常需要温度远高于 CMOS 制造中大约 400 °C 的最高工作温度。

Destination 2D 使用加州大学圣巴巴拉分校 Banerjee 实验室开发的压力辅助直接沉积技术。Banerjee 称之为压力辅助固相扩散的技术使用镍等牺牲金属膜。牺牲膜放置在晶体管芯片的顶部，并在顶部沉积一个碳源。然后，使用大约 410 到 550 千帕（每平方英寸 60 到 80 磅）的压力，碳被迫通过牺牲金属，并在下面重新组合成干净的多层石墨烯。然后简单地去除牺牲的金属，将石墨烯留在芯片上用于图案化。该技术在 300 °C 下工作，冷却到不会损坏下面的晶体管。

提高石墨烯的电流密度

在石墨烯互连图案化后，掺杂石墨烯层以降低电阻率并提高其载流能力。Destination 2D 团队使用一种称为插层的掺杂技术，其中掺杂原子在石墨烯片之间扩散。

掺杂原子可以变化，例如氯化铁、溴和锂。植入后，掺杂剂将电子（或其材料内的对应物，电子空穴）提供给石墨烯片，从而获得更高的电流密度。“插层化学是一个非常古老的学科，”Banerjee 说。“我们只是将这种插层引入石墨烯中，这是新的。”

与铜不同，这种技术有一个很有前途的特点，随着石墨烯互连的缩小，它们的载流能力会提高。这是因为对于较细的线条，插层技术会变得更加有效。Banerjee 认为，这将使他们的技术能够支持未来多代半导体技术。

Destination 2D 已经在芯片级别展示了他们的石墨烯互连技术，他们还开发了可以在制造设施中实施的晶圆级沉积工具。他们希望与铸造厂合作，将他们的技术用于研发，并最终用于生产。